## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-208707

(43) Date of publication of application: 28.07.2000

(51)Int.CI.

H01L 27/04 H01L 21/822

(21) Application number: 11-002829

(71) Applicant: NEC IC MICROCOMPUT SYST

LTD

(22)Date of filing:


08.01.1999

(72)Inventor: KURIHARA YUSHO

## (54) SEMICONDUCTOR DEVICE AND CONTROL METHOD FOR TERMINAL CAPACITANCE OF THE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device in which terminal capacitance is made controllable. SOLUTION: In this semiconductor device, a transistor for electrostatic protection is formed in the vicinity of a pad, and the terminal capacitance of the semiconductor device is made controllable. A control means for controlling the potential of a well, in which the transistor for electrostatic protection is formed, is installed. The control means consists of a potential setting part 401 setting the potential of the well, in which the transistor for electrostatic protection is formed and a negative voltage generating part 40k as a power source of the potential setting part 401.



### LEGAL STATUS

[Date of request for examination]

08.01.1999

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3043735

[Date of registration]

10.03.2000

Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-208707 (P2000-208707A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 27/04 21/822 H01L 27/04

C 5F038

G

請求項の数13 OL (全 13 頁)

(21)出願番号

(22)出願日

特願平11-2829

平成11年1月8日(1999.1.8)

(71)出願人 000232036

審査請求 有

日本電気アイシーマイコンシステム株式会

社

神奈川県川崎市中原区小杉町1丁目403番

53

(72)発明者 栗原 勇昇

神奈川県川崎市中原区小杉町一丁目403番

53 日本電気アイシーマイコンシステム株

式会社内

(74)代理人 100070530

弁理士 畑 泰之

Fターム(参考) 5F038 AC06 AV06 AV18 BG06 BG09


BH03 BH07 CD17 EZ08


## (54) 【発明の名称】 半導体装置とその端子容量の制御方法

#### (57)【要約】

【課題】 端子容量を制御可能にした半導体装置を提供する。

【解決手段】 パッド近傍に静電保護用のトランジスタが設けられ、半導体装置の端子容量を制御可能にした半導体装置であって、前記静電保護用のトランジスタが形成されているウエルの電位を制御するための制御手段を設けたものであり、前記制御手段は、前記静電保護用のトランジスタが形成されているウエルの電位を設定する電位設定部401と、前記電位設定部401の電源である負電圧発生部40kとで構成したことを特徴とする。





1

#### 【特許請求の範囲】

1 ,

【請求項1】 パッド近傍に静電保護用のトランジスタが設けられ、半導体装置の端子容量を制御可能にした半 導体装置であって、

前記静電保護用のトランジスタが形成されているウエル の電位を制御するための制御手段を設けたことを特徴と する半導体装置。

【請求項2】 前記制御手段は、前記静電保護用のトランジスタが形成されているウエルの電位を設定する電位設定部と、前記電位設定部の電源である負電圧発生部とで構成したことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記制御手段は、前記静電保護用のトランジスタが形成されているウエルの電位を設定する複数の電位設定部と、前記電位設定部の電源である負電圧発生部と、前記複数の電位設定部を選択する選択手段とからなり、前記選択手段の選択された電圧で前記静電保護用のトランジスタが形成されているウエルの電位を制御することを特徴とする請求項1記載の半導体装置。

【請求項4】 前記制御手段は、前記電位設定部を制御する切替信号発生部を含むことを特徴とする請求項2又は3記載の半導体装置。

【請求項5】 前記電位設定部は、複数の端子の容量を 制御することを特徴とする請求項2乃至4の何れかに記 載の半導体装置。

【請求項6】 前記電位設定部が複数設けられ、少なくとも一つの電位設定部は複数の端子の容量を制御し、且つ、複数の切替信号発生部を有することを特徴とする請求項2乃至4の何れかに記載の半導体装置。

【請求項7】 前記電位設定部は、抵抗と、Nチャンネルトランジスタとからなり、前記抵抗の一端が前記第1 の電源に接続され、前記Nチャンネルのトランジスタのソースは、前記負電圧発生部に接続されており、前記抵抗の他端は、前記Nチャンネルのトランジスタのドレインに接続され、前記Nチャンネルトランジスタのゲート電位を前記切替信号発生部で制御することを特徴とする請求項2乃至6の何れかに記載の半導体装置。

【請求項8】 前記電位設定部は、抵抗と、n (n は整数で2以上)個のN チャンネルトランジスタとからなり、前記抵抗の一端は前記第1 の電源に接続され、前記負電圧発生部に接続されており、(m-1)番目( $2 \le m \le n$ )のN チャンネルのトランジスタのドレインとゲートとは、m 番目のN チャンネルのトランジスタのドレインとゲートとは、m 番目のN チャンネルのトランジスタのフースに夫々接続され、前記抵抗の他端は、前記n 番目のN チャンネルのトランジスタのドレインに接続され、前記 1番目のN チャンネルトランジスタのゲート電位を、前記切替信号発生部で制御することを特徴とする請求項2 乃至6の何れかに記載の半導体装置。

【請求項9】 前記電位設定部は、抵抗と、n(nは整 50

数で2以上)個のNチャンネルトランジスタとからなり、前記抵抗の一端は前記第1の電源に接続され、前記1番目のNチャンネルのトランジスタのソースは前記負電圧発生部に接続されており、(m-1)番目(2≦m≦n)のNチャンネルのトランジスタのドレインとゲートとは、m番目のNチャンネルのトランジスタのソースに夫々接続され、前記抵抗の他端は、前記n番目のNチャンネルのトランジスタのドレインに接続され、前記n番目のNチャンネルのトランジスタのドレインが前記静電保護用のトランジスタが形成されているウエルに接続されており、前記1番目のNチャンネルトランジスタのゲートを第1の電源に接続したことを特徴とする請求項2乃至6の何れかに記載の半導体装置。

【請求項10】 前記電位設定部は、抵抗と、1個のNチャンネルトランジスタとからなり、前記抵抗の一端は前記第1の電源に接続され、前記Nチャンネルのトランジスタのソースが前記負電圧発生部に接続され、前記抵抗の他端は、前記Nチャンネルのトランジスタのドレインに接続され、前記Nチャンネルのトランジスタのドレインが前記静電保護用のトランジスタが形成されているウエルに接続され、ゲートを第1の電源に接続したことを特徴とする請求項2乃至6の何れかに記載の半導体装置。

【請求項11】 前記切替信号発生部は、第2の電源と前記負電圧発生部との間に設けた抵抗とヒューズ回路との直列回路からなり、前記抵抗とヒューズ回路との接続点を前記電位設定部のNチャンネルトランジスタのゲートに接続したことを特徴とする請求項7又は8記載の半導体装置。

30 【請求項12】 前記第1の電源と第2の電源とは、同一の電源であることを特徴とする請求項11記載の半導体装置。

【請求項13】 パッド近傍に静電保護用のトランジス タが設けられ、半導体装置の端子容量を制御可能にした ・ 半導体装置の端子容量の制御方法であって、

前記トランジスタが形成されているウエルの電位を制御 することで端子容量を制御することを特像とする半導体 装置の端子容量の制御方法。

【発明の詳細な説明】

0 [0001]

【発明の属する技術分野】本発明は、半導体装置とその 端子容量の制御方法に係わり、特に、端子容量を制御可 能にした半導体装置とその端子容量の制御方法に関す る。

[0002]

【従来の技術】図1 (a) は、従来の入力端子容量の一例を示すブロック図である。端子Aの端子容量は、パッケージ1内の配線1gの容量と、PAD1dを接続する配線1eの容量と、ESD(Electro static Discharge)素子(パンチスルー素子)

٠,

1 c のジャンクション容量と、初段回路1 a のトランジ スタのゲート容量と、それらを接続する配線1b(アル ミ配線)の容量との和から構成される。

【0003】端子容量は、一般的に、MAX(最大)規 格があるが、近年、クロックに同期して高速動作する製 品において、入出力データの信号の変化が速すぎると誤 動作を起こす為、システムを設計する上で端子容量値の 下限値も考慮しなければならい。この為、端子容量値の MIN(最小)規格が必要となり、その上、MIN、M AX値の差を小さくするように要求されている。また、 製品用途の多様化に伴い、複数のパッケージに対応可能 であることが要求されている。

【0004】例えば、半導体チップを共有化して、異な るパッケージで製品化する場合、各パッケージにおい て、端子容量値のMIN、MAXの規格があると、双方 の規格を満足するように、チップ内のESD素子のトラ ンジスタの大きさや、配線の長さなどを調整しなければ ならない。しかし、各パッケージの配線容量によって は、双方の規格を満足しないことがある。その一例につ いて、図1乃至図3を用いて説明する。

【0005】図1 (a) は、従来例のパッケージ1の端 子Aの容量構成図、図1(b)は、パッケージ2の端子 Aの容量構成図、図2は、各パッケージ毎の規格値と各 パッケージ毎の端子Aの容量値の比較をしたグラフであ る。パッケージ1の端子Aの端子容量規格が、3.6~ 4. 4 p f 、パッケージ2の端子Aの端子容量規格が、 4.1~4.9pfとする。パッケージ1の端子Aの端 子容量値が、3.4pf、パッケージ2の端子Aの端子 容量値が、4.8pfである場合、パッケージ1の端子 Aの端子容量が規格を満足しない為、チップ内の容量を 増やそうとすると、パッケージ2内の配線11gは、パ ッケージ1内の配線1gより長い為、パッケージ2の端 子Aの端子容量が規格を満足しなくなる。

【0006】この条件を満足する為に、例えば、特開平 3-116773号公報には、図3に示すような半導体 装置が開示されている。この半導体装置について図3を 参照して説明する。図3に示すように、入力PAD1 d、入力PAD21dからESD素子20cと初段回路 1a ヘアルミ配線20bによって接続される途中に切替 部20iを設けている。この切替部20iはヒューズ回 路で構成され、レーザーにより切断することによって、 端子容量を調整するようになっている。

【0007】しかし、このれらの手法は、次のような問 題がある。第1の問題点は、前記調整容量を付加する為 に、半導体基板内の端子容量(PADの容量+ESD素 子の容量+初段回路のトランジスタのゲート容量+それ らの接続配線容量)を最小にしなければならない。例え ば、前記調整容量を切断せずに端子容量規格を満足した 場合、PAD容量が1pf、ESD素子のジャンクショ

pf、それらの接続配線容量が1.5pf、調整容量が 0.5 p f で、半導体基板内の端子容量の合計4 p f だ とすると、調整容量が 0.5 pfは、本来不要なもの で、その分他の容量を増しても良かったことになる。一 般的に、ESD素子ジャンクション容量は、トランジス タのゲート長 (W) サイズに比例し、サイズが大きい方 が静電破壊耐圧が高い。よって、不要な容量を付けるこ とにより、耐圧を下げていることになる。

【0008】第2の問題点は、数百端子(多端子)の製 10 品になると、チップサイズが大きくなる。図4に前記公 報のレイアウト配置図を示す。図4に示すように、各端 子毎に、調整容量素子を配置しなければならない為、多 端子となる程、調整容量素子面積が多くなる。第3の問 題点は、ヒューズ切断によって容量を調整する場合、各 端子毎にヒューズがある為、数百端子 (多端子) の製品 で全端子を切断すると、ヒューズ切断工数が大となる。 【0009】第4の問題点は、端子容量を減らすことで しか容量の調整ができない。図5を用いて説明すると、 例えば、容量を調整する前の段階で、ある端子Aの端子 20 容量が、端子容量MIN基準を満足できなかった場合、 容量を増やすことができない為、基準を満足できないと いう欠点もある。

### [0010]

【発明が解決しようとする課題】本発明の目的は、上記 した従来技術の欠点を改良し、特に、端子容量を制御可 能にした新規な半導体装置とその端子容量の制御方法を 提供するものである。

#### [0011]

【課題を解決するための手段】本発明は上記した目的を 達成するため、基本的には、以下に記載されたような技 術構成を採用するものである。即ち、本発明に係わる 半導体装置の第1態様は、パッド近傍に静電保護用のト ランジスタが設けられ、半導体装置の端子容量を制御可 能にした半導体装置であって、前記静電保護用のトラン ジスタが形成されているウエルの電位を制御するための 制御手段を設けたことを特徴とするものであり、叉、第 2 態様は、前記制御手段は、前記静電保護用のトランジ スタが形成されているウエルの電位を設定する電位設定 部と、前記電位設定部の電源である負電圧発生部とで構 成したことを特徴とするものであり、叉、第3態様は、 前記制御手段は、前記静電保護用のトランジスタが形成 されているウエルの電位を設定する複数の電位設定部 と、前記電位設定部の電源である負電圧発生部と、前記 複数の電位設定部を選択する選択手段とからなり、前記 選択手段の選択された電圧で前記静電保護用のトランジ スタが形成されているウエルの電位を制御することを特 徴とするものであり、叉、第4態様は、前記制御手段 は、前記電位設定部を制御する切替信号発生部を含むこ とを特徴とするものであり、又、第5態様は、前記電位 ン容量1.5pf、初段回路のTrゲート容量が0.5 50 設定部は、複数の端子の容量を制御することを特徴とす

5 るものであり、叉、第6態様は、前記電位設定部が複数 設けられ、少なくとも一つの電位設定部は複数の端子の 容量を制御し、且つ、複数の切替信号発生部を有するこ とを特徴とするものであり、叉、第7態様は、前記電位 設定部は、抵抗と、Nチャンネルトランジスタとからな り、前記抵抗の一端が前記第1の電源に接続され、前記 Nチャンネルのトランジスタのソースは、前記負電圧発 生部に接続されており、前記抵抗の他端は、前記Nチャ ンネルのトランジスタのドレインに接続され、前記Nチ ャンネルトランジスタのゲート電位を前記切替信号発生 部で制御することを特徴とするものであり、叉、第8態 様は、前記電位設定部は、抵抗と、n(nは整数で2以 上) 個のNチャンネルトランジスタとからなり、前記抵 抗の一端は前記第1の電源に接続され、前記1番目のN チャンネルのトランジスタのソースは、前記負電圧発生 部に接続されており、(m-1)番目( $2 \le m \le n$ )の Nチャンネルのトランジスタのドレインとゲートとは、 m番目のNチャンネルのトランジスタのソースに夫々接 続され、前記抵抗の他端は、前記n番目のNチャンネル のトランジスタのドレインに接続され、前記1番目のN チャンネルトランジスタのゲート電位を、前記切替信号 発生部で制御することを特徴とするものであり、叉、第 9態様は、前記電位設定部は、抵抗と、n (nは整数で 2以上) 個のNチャンネルトランジスタとからなり、前 記抵抗の一端は前記第1の電源に接続され、前記1番目 のNチャンネルのトランジスタのソースは前記負電圧発 生部に接続されており、(m-1)番目 $(2 \le m \le n)$ のNチャンネルのトランジスタのドレインとゲートと は、m番目のNチャンネルのトランジスタのソースに夫 々接続され、前記抵抗の他端は、前記n番目のNチャン ネルのトランジスタのドレインに接続され、前記n番目 のNチャンネルのトランジスタのドレインが前記静電保 護用のトランジスタが形成されているウエルに接続され ており、前記1番目のNチャンネルトランジスタのゲー トを第1の電源に接続したことを特徴とするものであ り、叉、第10態様は、前記電位設定部は、抵抗と、1 個のNチャンネルトランジスタとからなり、前記抵抗の 一端は前記第1の電源に接続され、前記Nチャンネルの トランジスタのソースが前記負電圧発生部に接続され、 前記抵抗の他端は、前記Nチャンネルのトランジスタの ドレインに接続され、前記Nチャンネルのトランジスタ のドレインが前記静電保護用のトランジスタが形成され ているウエルに接続され、ゲートを第1の電源に接続し たことを特徴とするものであり、叉、第11態様は、前 記切替信号発生部は、第2の電源と前記負電圧発生部と の間に設けた抵抗とヒューズ回路との直列回路からな り、前記抵抗とヒューズ回路との接続点を前記電位設定

部のNチャンネルトランジスタのゲートに接続したこと

を特徴とするものであり、叉、第12態様は、前記第1

Ι,

とするものである。

【0012】叉、本発明に係わる半導体装置の端子容量の制御方法の態様は、パッド近傍に静電保護用のトランジスタが設けられ、半導体装置の端子容量を制御可能にした半導体装置の端子容量の制御方法であって、前記トランジスタが形成されているウエルの電位を制御することで端子容量を制御することを特徴とするものである。

[0013]

【発明の実施の形態】本発明に係わる半導体装置は、ESD素子のSUB電位(ウエルの電位)を可変することにより、容易に端子容量のMIN、MAX規格を満足させることができ、端子間の容量のバラツキもなくすことができるものである。即ち、本発明は、図6に示すように、負電位発生部40kから発生される負電位と、切替信号発生部40mから発生される切替信号と、SUB電位切替部(電位設定部)401とで構成し、ESD素子のSUB電位を切替ることを特徴としている。

【0014】この場合、図9に示すように、前記切替信号発生部40mは、GNDと負電位間に直列に設けられた抵抗60yとヒューズ60xとで構成され、このヒューズ60xを切断することで、切替信号を発生させるものである。叉、図10に示すように、SUB電位切替部411は、Nchトランジスタ60v、61v、62vを縦積みにする段数により、所定の切替電圧に設定することを可能にしている。

【0015】叉、図11に示すように、調整する容量が 複数端子同じ場合、ESD素子1c~5cのSUB電位 をまとめて制御できるように構成したことを特徴してい る。更に、図12に示すように、同時に調整する容量値 が、PAD2d、PAD3dの端子のグループと、PA D4d、PAD5dの端子ののグループのように、グル ーピングされた端子毎に調整する容量が異なる場合、切 替信号発生部41mを共有化して、各端子グループ毎に SUB電位切替部を設けるように構成したことを特徴と している。

【0016】更に、図13に示すように、切替信号発生部50mは、ESD素子1cのSUB(ウエル)に接続されたPAD50dを、配線(ボンディングワイヤー等)50eを介してGND端子50gに接続するか、配線(ボンディングワイヤー等)51eを介してSUB電位調整部501に接続されているPAD51dに接続するかによって、前記ESD素子のSUB電位を切替えることを特徴としている。

【0017】更に、図14に示すように、2つの切替信号発生部40m、41mにより、SUB電位切替部601から出力されるある負電位を、上げたり下げたりすることによって、ESD素子のジャンクション容量を増減させるように構成したことを特徴している。

[0018]

の電源と第2の電源とは、同一の電源であることを特徴 50 【実施例】以下に、本発明に係わる半導体装置とその端

8

子容量の制御方法の具体例を図面を参照しながら詳細に 説明する。

(第1の具体例) 図6乃至図12は、本発明に係わる半 導体装置とその端子容量の制御方法の具体例を示す図で あって、これらの図には、パッド近傍1 dに静電保護用 のトランジスタ60 u が設けられ、半導体装置の端子容 量を制御可能にした半導体装置であって、前記静電保護 用のトランジスタ60uが形成されているウエル50g の電位を制御するための制御手段100を設けた半導体 装置が示され、叉、前記制御手段100は、前記静電保 護用のトランジスタ60uが形成されているウエル50 qの電位を設定する電位設定部401と、前記電位設定 部401の電源である負電圧発生部40kとで構成した 半導体装置が示され、叉、前記制御手段100は、前記 電位設定部401を制御する切替信号発生部40mを含 むことを特徴とする半導体装置が示され、叉、前記電位 設定部401は、複数の端子1d~5dの容量を制御す ることを特徴とする半導体装置が示され、叉、前記電位 設定部が複数設けられ、少なくとも一つの電位設定部は 複数の端子の容量を制御し、且つ、複数の切替信号発生 部を有する半導体装置が示され、叉、前記電位設定部4 01は、抵抗60wと、Nチャンネルトランジスタ60 vとからなり、前記抵抗60wの一端が前記第1の電源 GNDに接続され、前記Nチャンネルのトランジスタ6 0 v のソースは、前記負電圧発生部 4 0 k に接続されて おり、前記抵抗60wの他端は、前記Nチャンネルのト ランジスタ60vのドレインに接続され、前記Nチャン ネルトランジスタ60 vのゲート電位を前記切替信号発 生部40mで制御することを特徴とする半導体装置が示 され、叉、前記電位設定部は、抵抗60wと、n(nは 整数で2以上)個のNチャンネルトランジスタ60v、 61v、62vとからなり、前記抵抗60wの一端は前 記第1の電源GNDに接続され、前記1番目のNチャン ネルのトランジスタ62 v のソースは、前記負電圧発生 部40kに接続されており、(m-1)番目(2≤m≤ n)のNチャンネルのトランジスタのドレインとゲート とは、m番目のNチャンネルのトランジスタのソースに 夫々接続され、前記抵抗60wの他端は、前記n番目の Nチャンネルのトランジスタのドレインに接続され、前 位を、前記切替信号発生部40kで制御することを特徴 とする半導体装置が示され、叉、前記切替信号発生部4 0mは、第2の電源GNDと前記負電圧発生部40kと の間に設けた抵抗60 vとヒューズ回路60 x との直列 回路からなり、前記抵抗60yとヒューズ回路60xと の接続点を前記電位設定部401のNチャンネルトラン ジスタ60 v のゲートに接続した半導体装置が示され、 更に、前記第1の電源と第2の電源とは、同一の電源で あることを特徴とする半導体装置が示されている。

【0019】以下に、本発明を更に詳細に説明する。初 50 が、失々の複数端子において端子容量規格が同じであ

めに、図6のブロック図にて説明する。図6において、40fは半導体基板である。図のように、PAD1dに初段回路1aとESD素子1cとがアルミ配線1bにて接続されている。トランジスタからなるESD素子1cを形成しているウエルのSUBには、SUB電位切替部(電位設定部)401が接続されている。このSUB電位切替部401には、切替信号発生部40mと、負電位発生部40kが接続されている。

【0020】ここで、ESD素子のSUB電位に依存す 10 るジャンクション容量について、図7を用いて説明する。ジャンクション底面、側面容量は、SUB電位が0Vに近いほど容量が多く、負電位になる程容量は減少する。前記ESD素子1cのSUB電位を変化させた場合のESD素子のトランジスタ能力について、図8にて説明する。図8は、前記ESD素子の断面図である。PーSUB50oにDeepNwell50pを形成し、このDeepNwell50pを形成し、このDeepNwell50p内にPwell50qが形成されている。P拡散層50rは、前記SUB電位切替部401に接続されている。NchトランジスタTrのソース部50sは、GNDに接続されている為、SUB電位が変化しても、電流はソースに流れるのでトランジスタの能力に影響はない。

【0021】次に、本発明の具体例の詳細を図9について説明する。図のように、SUB電位切替部401は、Nchトランジスタ60vのゲートに接続している。抵抗60wの一端はGNDに、叉、Nchトランジスタ60vのソースは負電圧発生部40kに夫々接続され、叉、抵抗60wの他端は、Nchトランジスタ60vのドレインは、ESD素子TrのSUBに接続されて、ウエル50qの電位を可変できるようになっている。前記Nchトランジスタ60vのゲートは、抵抗60yを介してGNDに接続されている。この抵抗60yのホット側は、ヒューズ60xを介して負電位発生部40kに接続されている。

とは、m番目のNチャンネルのトランジスタのソースに 夫々接続され、前記抵抗60wの他端は、前記 n番目の Nチャンネルのトランジスタのドレインに接続され、前 記1番目のNチャンネルトランジスタ62 vのゲート電 位を、前記切替信号発生部40 k で制御することを特徴 とする半導体装置が示され、叉、前記切替信号発生部4 のかし、2 を直列に設け、N c h トランジスタ2 をで置が、2 をで置が、2 のがしている。N c h トランジスタの縦ずみ数は、設の間に設けた抵抗2 の間に設けた抵抗2 の変に の間に設けた抵抗2 の間に設けた抵抗2 の間に設けた抵抗2 のがした で変量によって決める。

【0023】各NchトランジスタのSUB電位は、バラツキを無くす為、ソースと同電位にしている。また、各Nchトランジスタのゲートは、切替信号発生部40mに接続されている。次に、レイアウト構成の例を図11を用いて説明する。このレイアウトは、調整する容量が、キャの複数端子において端子容量組格が同じであ

\* ,

り、容量のばらつきも同じであると予想される場合、前記SUB電位切替部401の出力を、各ESD素子1c~5cのSUB電位に接続し、1つのSUB電位切替部401で、各ESD素子1c~5cを制御する構成にな

切替部401の構成は、図9と同構成になっている。 【0024】次に、第2の例のレイアウト構成につい て、図12を用いて説明する。このレイアウトは、PA

っている。前記切替信号発生部40m、前記SUB電位

D2d、PAD3dの端子のグループ2ggと、PAD4d、PAD5dの端子のグループ3ggと、PAD1dの端子のグループ1ggのように、グループ毎の端子で調整する容量が異なる場合、前記PAD2d、PAD5dの端子のグループ2gg、PAD4d、PAD5dの端子のグループ3gg、PAD1dの端子のグループ1ggの各グループ毎に、SUB電位切替部411、4

21、401を設け、前記グループ2gg、3ggは、端子容量規格が異なっても端子位置やパッケージ内配線より容量のばらつきが同じと予想される為、同時に制御するので切替信号発生部41mを共有させている。PAD1dの端子は、前記グループ2gg、3ggと端子容量規格が異なり、更に、端子位置やパッケージ内配線も

大きく異なり容量のばらつきが異なると予想される為、 切替信号発生部40m、SUB電位切替部401を別に 設けている。

【0025】図の負電位発生部40kは、当業者にとってよく知られており、また、本発明とは直接関係しないので、その詳細な構成は省略する。次に、図9の動作について、図を参照して説明する。前記切替信号発生部40m内のヒューズ60xを切断しない場合、SUB電位切替部401内のNchトランジスタ60vはoffし、ESD素子60uのSUB電位は、GND電位になる。この状態で、端子容量を減らしたい場合は、前記ヒューズ60xを切断すると、前記Nchトランジスタ60vがonし、負電位の電圧になる。このため、ESD素子60uのジャンクション容量が減り、端子容量の調整ができる。

【0026】次に、図9とは異なる設定容量にする場合について、図10を参照して説明する。SUB電位切替部411の動作は、図9の401の動作と同様で、前記ヒューズ60xを切断すると、Nchトランジスタ60v、61v、62vがonし、SUB電位切替部411の出力電圧は、(負電位+(Nchトランジスタ61vの閾値VT)+(Nchトランジスタ62vの閾値VT))になり、図9の前記SUB電位切替部401の電圧よりも、ジャンクション容量を大きくした端子容量値に調整できる。このように、何段Nchトランジスタを縦積みにするかによって、調整容量を設定できる。

【0027】次に、本発明の第1のレイアウト構成例の調整電圧を発生するSUB電位調整部501に接続され動作を、図11を参照して説明する。図9の動作と同様ているPAD51dをPAD50dに配線(ボンディンで、前記切替信号発生部40m内のヒューズ60xを切50グワイヤー等)51eを介して接続するかによって、前

断すると、各ESD素子1c~5cのTrジャンクション容量を減らし、端子容量を調整できる。次に、第2のレイアウト構成例の動作を、図12を参照して説明する。

【0028】グループ1gg用の切替発生部40m、SUB電位切替部401の動作は、図9と同様になる。グループ2gg、3gg用の切替発生部41m、SUB電位切替部411、421も図9と同様で、前記切替発生部41m内のユーズを切断すると、SUB電位切替部411、421内のNchトランジスタがonし、各ESD素子2c、3c、4c、5cのトランジスタジャクション容量を、SUB電位切替部411、421で設定した電圧分減らし、端子容量を調整できる。

【0029】(第2の具体例)図13乃至図15は、本発明に保わる半導体装置の第2の具体例を示す図であって、これらの図には、制御手段100は、前記静電保護用のトランジスタが形成されているウエルの電位を設定する複数の電位設定部70af、71af、72afの電源である負電圧発生部40kと、前記複数の電位設定部70af、71af、72afの電源である負電圧発生部40kと、前記複数の電位設定部70af、71af、72afを選択する選択手段とからなり、前記選択手段の選択された電圧で静電保護用のトランジスタが形成されているウエルの電位を制御する半導体装置が示されている。

【0030】叉、前記電位設定部は、抵抗60wと、n (nは整数で2以上)個のNチャンネルトランジスタとからなり、前記抵抗の一端は前記第1の電源GNDに接続され、前記1番目のNチャンネルのトランジスタのソースは前記負電圧発生部に接続されており、(m-1)30番目(2≤m≤n)のNチャンネルのトランジスタのドレインとゲートとは、m番目のNチャンネルのトランジスタのドレインに接続され、前記n番目のNチャンネルのトランジスタのドレインに接続され、前記n番目のNチャンネルのトランジスタのドレインが前記静電保護用のトランジスタが形成されているウエルに接続されており、前記1番目のNチャンネルトランジスタのゲートを第1の電源に接続した半導体装置が示されている。

【0031】なお、電位設定部は、Nチャンネルトランジスタ1個で構成しても、本発明の目的を達成することが出来る。次に、本発明の第2の具体例について、図13を参照して説明する。図13において、図9と異なる点は、SUB電位切替部(電位設定部)501と切替信号発生部50mである。切替信号発生部50m内は、ESD素子1cのSUBに接続されたPAD50dをGND端子50gに配線(ボンディングワイヤー等)50eを介して接続するか、負電位発生部40kに接続された調整電圧を発生するSUB電位調整部501に接続されているPAD51dをPAD50dに配線(ボンディングワイヤー等)51eを介して接続するかによって、前

記ESD素子1cのSUB電位を切替えられるようにな っている。SUB電位切替部501内は、Nchトラン ジスタ60 v、61 v を2段縦ずみして、N c h トラン ジスタ61 vのソースを前記負電位発生部40 kに接続 し、Nchトランジスタ60vのドレインはPAD51 dに抵抗60wを介して接続されている。Nchトラン ジスタ60 vのゲートはドレインに接続され、Nchト ランジスタ61vのゲートはGNDに接続され、前記N chトランジスタ60v、61vの各SUB (ウエルの 電位)は、各前記Nchトランジスタのソースに接続さ れて常にon状態になっている。

【0032】この回路の動作について説明すると、容量 を多くしたい場合は、前記パッケージ内配線50gとP AD50dとを配線(ボンディングワイヤー等)50e で接続することによって、前記ESD素子1 cのSUB 電位がGNDになり、端子容量は多くなる。 PAD51 dとPAD50dとを、配線(ボンディングワイヤー 等) 51 e で接続すると、前記ESD素子1 cのSUB 電位(ウエルの電位)が設定電位(負電位+(Nchト ランジスタ60vの閾値VT)) に対応した端子容量と なり、その容量は小さくなる。

【0033】次に、本発明の第2の具体例の他の例につ いて、図14を参照して説明する。図14において、S UB電位切替部(電位設定部) 601は、ESD素子1 cのSUB (ウエル) と、負電圧発生部40kと、切替 信号発生部40m、41mとに接続されている。SUB 電位切替部601は、ESD素子1cのSUB (ウエ ル)をある負電位にしている。

【0034】切替信号発生部40m内のヒューズを切断 子1cのSUBを所定の負電位に設定し、前記ESD素 子のジャンクション容量を小さくする。叉、切替信号発 生部 4 1 m 内のヒューズを切断すると、前記 S U B 電位 切替部601は、ESD素子1cのSUB電位を前記設 定した負電位より上昇させ、前記ESD素子のジャンク ション容量を多くできる。

【0035】次に、図15ついて具体的に説明する。図 15は、図14の切替信号発生部40m、41mとSU B電位切替部601の詳細な回路図である。図におい て、NAND70ac、71acと、OR70adと、 インバータ70z、71z、72zの電源は、GNDに 接続され、通常のGNDの箇所に、負電位が接続されて いる。70aeでは、インバータ70zの出力がNch トランジスタ70aaのゲートに接続され、前記70z の入力は、Pchトランジスタ70abのゲートに接続 され、Nchトランジスタ70aaのソース、ドレイン を夫々Pchトランジスタ70abのソース、ドレイン に接続することでトランスファーゲート70aeを構成 をしている。71ae、72aeも同様な構成になって

501と同構成になっている。<br/>
叉、SUB電位調整部7 Oafは、前記71afからNchトランジスタ61v を削除した構成になっている。更に、SUB電位調整部 72afは、前記71afにNchトランジスタを1段 縦ずみに追加した構成になっている。

【0036】叉、切替信号発生部40m、41mと負電 圧発生部40kは、図9で説明した切替信号発生部40 mと負電圧発生部40kと同じ構成である。このように 構成した本発明の半導体装置において、切替信号発生部 40m、41m内のヒューズを切断しない場合、OR7 Oadの出力が負電位になり、前記トランスファー71 aeがonし、ESD素子のSUB電位は、前記SUB 電位調整部71afで設定した電位(負電位+(Nch トランジスタ61vの閾値VT))になる。NAND7 Oac、71acの出力には、「H」レベルが出力され、 トランスファー70ae、72aeはoffとなる。

【0037】叉、切替信号発生部40m内のヒューズの みを切断した場合、NAND70acの出力が負電位に なり、前記トランスファゲート70aeがonし、ES 20 D素子のSUB電位は、前記SUB電位調整部70af で設定した電位(負電位)になる。OR70ad、NA ND71acの出力には、「H」レベルが出力され、前記 トランスファゲート71ae、72aeはoffとな

【0038】叉、前記切替信号発生部41m内のヒュー ズのみを切断した場合、NAND72acの出力が負電 位になり、トランスファゲート72aeがonし、ES D素子のSUB電位は、SUB電位調整部72afで設 定した(負電位+(Nchトランジスタ63vの閾値V することにより、SUB電位切替部601は、ESD素 30 T) + (Nchトランジスタ64vの閾値VT)) にな る。この時、OR70ad、NAND70acの出力に は、「H」レベルが出力され、前記トランスファゲートで Oae、7laeはoffとなる。

> 【0039】この具体例では、調整する容量を増減でき るが、図5に示すように、例えば、容量を調整する前の 段階で、ある端子Aの端子容量が、端子容量MIN基準 を満足できなかた場合、従来技術の場合、容量を増やす ことができない為、基準値を満足でないが、本発明では 容量を増やし規格を満足させることができる。

#### 40 [0040]

【発明の効果】本発明に係わる半導体装置とその端子容 量制御方法は、上述のように構成したので、以下の効果 を奏する。第1の効果は、調整容量を付加する必要がな くなり、更に、静電破壊耐圧を下げるようなことがなく なる。

【0041】第2の効果は、数百端子(多端子)の製品 になっても、調整容量素子によって、チップサイズは大 きくならない。特に、各端子毎に端子容量調整素子や切 替部を設ける必要がない為、例えば、全端子が100端 いる。SUB電位調整部71afは、図13で説明した 50 子ある製品で、個々の端子を0.2pf前後調整するよ

夕部分の断面図である。

うに設定し、調整する容量が10端子毎に同じ場合、従来とマスク面積を比較すると、従来より数十分の1にできる。

13

【0042】また、DRAM品などチップ内部を高速動作させる為に負電位回路が設けられているので、本発明を実施する際、端子容量調整用に新たに回路を設ける必要がない。第3の効果は、ヒューズ切断工数を削減できる。第4の効果は、端子容量を増やして端子容量の調整ができる。

#### 【図面の簡単な説明】

【図1】従来の半導体装置を示す図である。

【図2】従来技術を説明するためのグラフである。

【図3】従来の他の半導体装置を示す図である。

【図4】従来の半導体装置のレイアウトを示す図である。

【図5】従来例と本発明の第2の具体例の効果を比較して説明するためのグラフである。

【図6】本発明の半導体装置のブロック図である。

【図7】ESD素子のウエルの負電位に対するジャンクション容量の変化を示す図である。

【図8】パッド近傍に形成した静電保護用のトランジス

【図9】本発明に係わる第1の具体例の回路図である。

【図10】電位切替部の他の具体例を示す回路図である。

【図11】第1の具体例のレイアウト構成例を示すブロック図である。

【図12】第1の具体例の他のレイアウト構成例を示す ブロック図である。

【図13】第2の具体例のブロック図である。

IO 【図14】第2の具体例の他のブロック図である。

【図15】図14の具体的な回路図である。

#### 【符号の説明】

1 a 初段回路

1b アルミ配線

1 c ESD素子

1 d PAD (パッド)


40f 半導体基板


40k 負電圧発生部

401 SUB電位切替部


20 40m 切替信号発生部

【図1】






【図2】




【図3】



【図5】






【図11】 【図9】 初股回路 ESC集子 初段目路 ESD集子 Ja 初段日路 内部巨路へ DEEN A ESD集子 S a R S D 集子 各端子尼SD業子のSUBへ 負電狂発生部 負電圧発生部 切替信号先生部 SUB電位物製器

【図12】

#### 【図15】



#### 【手続補正書】

【提出日】平成12年1月14日(2000.1.1 4)

#### 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項7

【補正方法】変更

#### 【補正內容】

【請求項7】 前記電位設定部は、抵抗と、Nチャンネルトランジスタとからなり、前記抵抗の一端が第1の電源に接続され、前記Nチャンネルのトランジスタのソースは、前記負電圧発生部に接続されており、前記抵抗の他端は、前記Nチャンネルのトランジスタのドレインに接続され、前記Nチャンネルトランジスタのゲート電位を前記制御手段の切替信号発生部で制御することを特徴とする請求項2万至6の何れかに記載の半導体装置。

#### 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項8

【補正方法】変更

#### 【補正内容】

【請求項8】 前記電位設定部は、抵抗と、n(n は整数で2以上)個のN チャンネルトランジスタとからなり、前記抵抗の一端は第1の電源に接続され、前記1番目のN チャンネルのトランジスタのソースは、前記負電圧発生部に接続されており、(m-1)番目( $2 \le m \le n$ )のN チャンネルのトランジスタのドレインとゲートとは、m番目のN チャンネルのトランジスタのソースに夫々接続され、前記抵抗の他端は、前記n番目のN チャ

ンネルのトランジスタのドレインに接続され、前記1番目のNチャンネルトランジスタのゲート電位を、前記制 個手段の切替信号発生部で制御することを特徴とする請求項2万至6の何れかに記載の半導体装置。

#### 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】請求項9

【補正方法】変更

#### 【補正内容】

【請求項9】 前記電位設定部は、抵抗と、n(n)は整数で2以上)個のNチャンネルトランジスタとからなり、前記抵抗の一端は第1の電源に接続され、前記1番目のNチャンネルのトランジスタのソースは前記負電圧発生部に接続されており、(m-1)番目( $2 \le m \le n$ )のNチャンネルのトランジスタのドレインとゲートとは、m番目のNチャンネルのトランジスタのドレインとゲートとは、m番目のNチャンネルのトランジスタのドレインに接続され、前記抵抗の他端は、前記n番目のNチャンネルのトランジスタのドレインに接続され、前記n番目のNチャンネルのトランジスタが形成されているウエルに接続されており、前記1番目のNチャンネルトランジスタのゲートを前記第1の電源に接続したことを特徴とする請求項2万至6の何れかに記載の半導体装置。

#### 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】請求項10

【補正方法】変更

【補正内容】

【請求項10】 前記電位設定部は、抵抗と、1個のNチャンネルトランジスタとからなり、前記抵抗の一端は第1の電源に接続され、前記Nチャンネルのトランジスタのソースが前記負電圧発生部に接続され、前記抵抗の他端は、前記Nチャンネルのトランジスタのドレインに接続され、前記Nチャンネルのトランジスタのドレインが前記静電保護用のトランジスタが形成されているウエルに接続され、ゲートを前記第1の電源に接続したことを特徴とする請求項2乃至6の何れかに記載の半導体装置。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 1

【補正方法】変更

【補正内容】

[0011]

【課題を解決するための手段】本発明は上記した目的を 達成するため、基本的には、以下に記載されたような技 術構成を採用するものである。即ち、本発明に係わる半 導体装置の第1態様は、パッド近傍に静電保護用のトラ ンジスタが設けられ、半導体装置の端子容量を制御可能 にした半導体装置であって、前記静電保護用のトランジ スタが形成されているウエルの電位を制御するための制 御手段を設けたことを特徴とするものであり、叉、第2 態様は、前記制御手段は、前記静電保護用のトランジス タが形成されているウエルの電位を設定する電位設定部 と、前記電位設定部の電源である負電圧発生部とで構成 したことを特徴とするものであり、叉、第3態様は、前 記制御手段は、前記静電保護用のトランジスタが形成さ れているウエルの電位を設定する複数の電位設定部と、 前記電位設定部の電源である負電圧発生部と、前記複数 の電位設定部を選択する選択手段とからなり、前記選択 手段の選択された電圧で前記静電保護用のトランジスタ が形成されているウエルの電位を制御することを特徴と するものであり、叉、第4態様は、前記制御手段は、前 記電位設定部を制御する切替信号発生部を含むことを特 徴とするものであり、叉、第5態様は、前記電位設定部 は、複数の端子の容量を制御することを特徴とするもの であり、叉、第6態様は、前記電位設定部が複数設けら れ、少なくとも一つの電位設定部は複数の端子の容量を 制御し、且つ、複数の切替信号発生部を有することを特 徴とするものであり、叉、第7態様は、前記電位設定部 は、抵抗と、Nチャンネルトランジスタとからなり、前 記抵抗の一端が第1の電源に接続され、前記Nチャンネ ルのトランジスタのソースは、前記負電圧発生部に接続 されており、前記抵抗の他端は、前記Nチャンネルのト ランジスタのドレインに接続され、前記Nチャンネルト ランジスタのゲート電位を前記制御手段の切替信号発生 部で制御することを特徴とするものであり、叉、第8態 様は、前記電位設定部は、抵抗と、n(nは整数で2以 上) 個のNチャンネルトランジスタとからなり、前記抵 抗の一端は第1の電源に接続され、前記1番目のNチャ ンネルのトランジスタのソースは、前記負電圧発生部に 接続されており、(m-1)番目 $(2 \le m \le n)$ のNチ ャンネルのトランジスタのドレインとゲートとは、m番 目のNチャンネルのトランジスタのソースに夫々接続さ れ、前記抵抗の他端は、前記n番目のNチャンネルのト ランジスタのドレインに接続され、前記1番目のNチャ ンネルトランジスタのゲート電位を、前記制御手段の切 替信号発生部で制御することを特徴とするものであり、 叉、第9態様は、前記電位設定部は、抵抗と、n (nは 整数で2以上)個のNチャンネルトランジスタとからな り、前記抵抗の一端は第1の電源に接続され、前記1番 目のNチャンネルのトランジスタのソースは前記負電圧 発生部に接続されており、(m-1)番目  $(2 \le m \le$ n) のNチャンネルのトランジスタのドレインとゲート とは、m番目のNチャンネルのトランジスタのソースに 夫々接続され、前記抵抗の他端は、前記n番目のNチャ ンネルのトランジスタのドレインに接続され、前記n番 目のNチャンネルのトランジスタのドレインが前記静電 保護用のトランジスタが形成されているウエルに接続さ れており、前記1番目のNチャンネルトランジスタのゲ ートを前記第1の電源に接続したことを特徴とするもの であり、叉、第10態様は、前記電位設定部は、抵抗 と、1個のNチャンネルトランジスタとからなり、前記 抵抗の一端は第1の電源に接続され、前記Nチャンネル のトランジスタのソースが前記負電圧発生部に接続さ れ、前記抵抗の他端は、前記Nチャンネルのトランジス タのドレインに接続され、前記Nチャンネルのトランジ スタのドレインが前記静電保護用のトランジスタが形成 されているウエルに接続され、ゲートを前記第1の電源 に接続したことを特徴とするものであり、叉、第11態 様は、前記切替信号発生部は、第2の電源と前記負電圧 発生部との間に設けた抵抗とヒューズ回路との直列回路 からなり、前記抵抗とヒューズ回路との接続点を前記電 位設定部のNチャンネルトランジスタのゲートに接続し たことを特徴とするものであり、叉、第12態様は、前 記第1の電源と第2の電源とは、同一の電源であること を特徴とするものである。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 5

【補正方法】変更

【補正内容】

【0015】叉、図11に示すように、調整する容量が 複数端子同じ場合、ESD素子1c~5cのSUB電位 をまとめて制御できるように構成したことを特徴してい る。更に、図12に示すように、同時に調整する容量値 が、PAD2d、PAD3dの端子のグループと、PA D4d、PAD5dの端子のグループのように、グルー ピングされた端子毎に調整する容量が異なる場合、切替信号発生部41mを共有化して、各端子グループ毎にSUB電位切替部を設けるように構成したことを特徴としている。

【手続補正7】

. .

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 1

【補正方法】変更

【補正內容】

【0021】次に、本発明の具体例の詳細を図9について説明する。図のように、抵抗60wの一端はGNDに、叉、Nchトランジスタ60vのソースは負電圧発生部40kに夫々接続され、叉、抵抗60wの他端は、Nchトランジスタ60vのドレインに接続している。叉、Nchトランジスタ60vのドレインは、ESD素子TrのSUBに接続されて、ウエル50qの電位を可変できるようになっている。前記Nchトランジスタ60vのゲートは、抵抗60yを介してGNDに接続されている。この抵抗60yのホット側は、ヒューズ60xを介して負電位発生部40kに接続されている。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 2

【補正方法】変更

【補正內容】

【0022】次に、設定容量を可変する構成について、図10を用いて説明する。図10の構成は、図9で説明したSUB電位切替部401の前記Nchトランジスタと負電位の間に、Nchトランジスタ61v、60vを直列に設け、Nchトランジスタ61v、60vのゲートは、各々のドレインに接続され、3段縦ずみ構成になっている。Nchトランジスタの縦ずみ数は、設定容量によって決める。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

【補正内容】

【0023】各NchトランジスタのSUB電位は、バラツキを無くす為、各々のソースと同電位にしている。また、Nchトランジスタ 62 v のゲートは、切替信号発生部40mに接続されている。次に、レイアウト構成の例を図11を用いて説明する。このレイアウトは、調整する容量が、夫々の複数端子において端子容量規格が同じであり、容量のばらつきも同じであると予想される場合、前記SUB電位切替部401の出力を、各ESD素子1  $c \sim 5$  c のSUB電位に接続し、1つのSUB電位切替部401で、各ESD素子1  $c \sim 5$  c を制御する構成になっている。前記切替信号発生部40m、前記SUB電位切替部401の構成は、図9と同構成になっている。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 2

【補正方法】変更

【補正内容】

【0032】この回路の動作について説明すると、容量を多くしたい場合は、前記GND端子50gとPAD50dとを配線(ボンディングワイヤー等)50eで接続することによって、前記ESD素子1cのSUB電位がGNDになり、端子容量は多くなる。PAD51dとPAD50dとを、配線(ボンディングワイヤー等)51eで接続すると、前記ESD素子1cのSUB電位(ウエルの電位)が設定電位(負電位+(Nchトランジスタ60vの閾値VT))に対応した端子容量となり、その容量は小さくなる。